纳米（nm）
一种长度单位，等于十亿分之一米。
5nm工艺尺寸
- 在半导体行业，工艺尺寸规定了制造芯片内部元件的尺寸大小。
- 5nm即在芯片上最小的元件尺寸为5纳米，如晶体管等。
- 较小的工艺尺寸可以实现更高密度的芯片和更多的晶体管，从而提供更高的性能和更低的功耗。
台积电7nm工艺
- 分为三代：N7、N7P和N7+。
- 前两代用DUV光刻机，N7+用EUV光刻机。
- 台积电用DUV光刻机搞7nm，多次工艺迭代后，最终使用DUV+SAQP（自对齐四重曝光），工艺良率从70%提高到90%以上。
- DUV光刻机的三代型号：1980Di、2000i和2050i，都可以支撑SAQP工艺下的7nm。后两者现在无法进口，前者可以，国内有很多存量设备。
- 三星7nm工艺比台积电晚，直接用EUV，工序更简单、良品高，成本更低。
华为7nm工艺
- 麒麟9000s芯片使用DUV+SAQP，成本比EUV高。
- TechInsights拆解发现麒麟9000s晶体的沟道、栅极和漏极以及触点和下部金属层看起来相当干净，这在低产量的工艺下是做不到的，因此推断麒麟9000s良品率要远高于“10%”。
- 智库SemiAnalysis称有信源表示，麒麟9000s的缺陷密度为0.14，虽然只有台积电N5工艺的一半，但已“逼近”三星成熟的7nm工艺（EUV）。
- 台积电高管林本坚在哈佛一场座谈会上判断麒麟9000s“良品率大概50%”。
- 综上推断：目前麒麟9000s的良品率50%以上，最终可以做到90%以上；7nm工艺和90%的良品率，最终会对国内芯片产业产生深远影响，这是起点。
- DUV能不能做5nm，即N+3工艺。理论上可以，但没人做过。SemiAnalysis估计用DUV做5nm要比用EUV的成本高55%到60%。这个成本不算高。因为，在台积电5nm+工艺（H100）的成本结构里，台积电的制造成本只占售价的5%不到，麒麟和升腾定价虽然没有H100高，上述比例的制造成本上升也完全可以承受，只要能造出来，就有利润。但是能不能造出来，不知道。
- 也有人说，华为7nm的良率介与50%和90%之间。国内一直有比1980Di更好的光刻机，华虹八厂DUV能接近N6水平，但N5做不到。